### SEMICONDUCTOR DEVICE

Patent Number:

JP9270700

Publication date:

1997-10-14

Inventor(s):

MUTO TAKASHI;; TAKAHASHI TOSHIRO

Applicant(s):

HITACHI LTD

Requested Patent:

☐ JP9270700

Application Number: JP19960101942 19960401

Priority Number(s):

IPC Classification:

H03K19/0185; H03K19/0175; H03K19/0948

EC Classification:

Equivalents:

#### **Abstract**

PROBLEM TO BE SOLVED: To attain a high speed cycle time for a logic integrated circuit device or the like by making selectively conductive any of MOSFETs based on a result of discrimination of level so as to set a DC level of a drain voltage of differential MOSFETs higher or lower. SOLUTION: When a level of an input signal Vin is at a low level ViL in terms of GTL level lower than a reference voltage Vref, a source-drain voltage of a differential MOSFET P3 in a GTL input circuit is smaller than that of a MOSFET P4, a level of an internal node n1 is set to a higher level v3 than a logic threshold voltage VTL1 of an inverter V1 and a level of an output signal of the inverter V1, that is, a level at an internal node n2 is at a low level in terms of CMOS level like a ground level VSS. Furthermore, a level of an output signal Vout of the GTL input circuit is set to a high level in terms of CMOS level like a power supply voltage VCC, and a level of an output signal Vout of a delay circuit DL1, that is a level at an internal node n3 is set to a high level in terms of CMOS level like a power supply voltage VCC.

Data supplied from the esp@cenet database - I2

#### (19)日本国特許庁(JP)

# (12)公開特許公報 (A)

(11)特許出願公開番号

特開平9-270700

日

	-14						(43)公開日		平成9年(1997)10月14月
(51) Int. Cl. 6 H 0 3 K 19/0185		记号	庁内整理	里番号	FI		tt a	++4== **	
19/0185					H03K	19/00	1 0 1	n	技術表示箇所
19/0175						13700		_	
19/0948		٠				19/094	101	В	
<b>李</b> 查請求	未請求	請求」	項の数 3	FD			(全 8	3 頁)	
特願平8-101942					(71)出願人				
(22)出願日 平成8年(1996)4月1月						株式会社日立製作所 東京都千代田区神田駿河台四丁目6番地			
					(72)発明者	武藤 陳京都	隆 青梅市今‡	‡232	16番地 株式会社日立
					(72)発明者	高橋 甸東京都青	敢郎 青梅市今井	‡232	6番地 株式会社日立
					(74)代理人				<b>ヹンタ内</b>
	19/0175 19/0948 查請求 特願	19/0185 19/0175 19/0948 查請求 未請求 特願平8-101	19/0175 19/0948 查請求 未請求 請求 特顯平8-101942	19/0185 19/0175 19/0948 査請求 未請求 請求項の数3	19/0185 19/0175 19/0948 査請求 未請求 請求項の数3 FD 特願平8-101942	19/0185 19/0175 19/0948 - 香請求 未請求 請求項の数3 FD 特願平8-101942 (71)出願人 平成8年(1996)4月1日 (72)発明者	19/0185 19/0175 19/0948 19/094 「査請求 未請求 請求項の数3 FD 特願平8-101942 (71)出願人 000005 株式会・東京都・製作所・(72)発明者 高橋 領東京都・製作所・(72)発明者 高橋 領東京都・製作所・(72)発明者 高橋 領東京都・製作所・(72)発明者 高橋 領東京都・製作所・(72)発明者 高橋 領東京都・製作所・(72)発明者 高橋 領東京都・	19/0185 19/0175 19/0948 - 10/0948 - 10/0948 - 10/094 - 10/097 - 10/	19/0185


### (54)【発明の名称】半導体装置

#### (57)【要約】

特にチップ間信号伝達に供されるGTL入力 回路の動作を高速化し、これを含む論理集積回路装置等 の高速化を図る。

【解決手段】 少なくともその一方のゲートにGTLレ ベルの入力信号Vinを受ける差動MOSFETP3及 びP4と、これらの差動MOSFETに動作電流を供給 するMOSFETP1と、インバータV1からなりその 論理スレッシホルド電圧をもって差動MOSFETのド レインつまり内部ノードnlにおける電位の論理レベル を判定するレベル判定回路とを含むGTL入力回路に、 例えばそのゲートにレベル判定回路であるインバータ V 1の出力信号の遅延回路DL1による反転遅延信号を受 けるMOSFETP2を上記MOSFETP1と並列形 態に設け、レベル判定回路つまりインパータV1のレベ ル判定結果に従ってこれを選択的にオン状態とする。こ れにより、差動MOSFETのドレイン電圧の直流レベ ルを選択的に高く又は低くして、内部ノード n 1 のロウ レベル又はハイレベルを選択的にインパータV1の論理 スレッシホルド電圧に近づける。

### 図 1 GTL入力回路の回路構成(実施例1)



·

#### 【特許請求の範囲】

【請求項1】 少なくともその一方のゲートに入力信号を受ける差動MOSFETと、上記差動MOSFETに動作電流を供給する第1のMOSFETと、所定の論理スレッシホルド電圧をもって上記差動MOSFETのドレイン電圧の論理レベルを判定するレベル判定回路と、上記レベル判定回路によりロウレベルが判定されたとき上記差動MOSFETのドレイン電圧の直流レベルを所定値だけ高くし、ハイレベルが判定されたとき所定値だけ低くするレベル制御手段とを含む入力回路を具備する10ことを特徴とする半導体装置。

1

【請求項2】 上記レベル判定回路は、CMOSインバータからなるものであって、上記レベル制御手段は、上記第1のMOSFETと並列形態に設けられそのゲートに上記レベル判定回路の出力信号の反転遅延信号を受ける第2のMOSFETからなるものであることを特徴とする請求項1の半導体装置。

【請求項3】 上記入力回路は、GTL入力回路であって、上記差動MOSFETのドレイン側には、電流ミラー形態の負荷MOSFETが設けられるものであること 20を特徴とする請求項1又は請求項2の半導体装置。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】この発明は半導体装置に関し、例えば、GTL(Gunning Transceiver Logic)レベルでチップ間信号を伝達する論理集積回路装置ならびにその高速化に利用して特に有効な技術に関する。

[0002]

【従来の技術】0.8V(ボルト)程度の小さな振幅のいわゆるGTLレベルでデジタル信号を授受するGTLインターフェイスがあり、GTLレベルでチップ間信号を伝達する論理集積回路装置等の半導体装置がある。GTLレベルのチップ間信号を受ける論理集積回路装置等には、例えば図7に示されるように、差動形態とされるPチャンネル型の一対の差動MOSFET(金属酸化物半導体型電界効果トランジスタ。この明細書では、MOSFETをして絶縁ゲート型電界効果トランジスタの総称とする)P8及びP9と、電流ミラー形態とされるNチャンネル型の一対の負荷MOSFETN7及びN8と40を含むいわゆるCMOS(相補型MOS)差動増幅型のGTL入力回路が各入力信号に対応して設けられる。

[0003]

【発明が解決しようとする課題】GTLインターフェイスを採る従来の論理集積回路装置等において、GTL入力回路の差動MOSFETP8及びP9のドレインつまり内部ノードn7の電位は、図8及び図9に例示されるように、それぞれ比較的絶対値の小さな電位v9及びv10をそのロウレベル及びハイレベルとする。また、論理集積回路装置等は、CMOS回路をその基本構成素子50

とし、GTL入力回路は、その振幅が充分ではない内部ノードn7の電位を電源電圧VCC及び接地電位VSS間でフルスィングされるいわゆるCMOSレベルに拡大するためのインパータV11及びV12を含む。このとき、インパータV11は、内部ノードn7の論理レベルを判定するためのレベル判定回路として作用するが、その実質的な論理スレッシホルド電圧VTL11は、論理レベルの遷移方向に関係なく一定とされる。これらの結果、入力信号Vinがハイレベル又はロウレベルとされてからGTL入力回路の出力信号Voutがロウレベル又はハイレベルとされるまでの間には、比較的大きな理延時間t5及びt6が必要となり、これによって論理集積回路装置等のサイクルタイムの高速化が制約を受けるものである。

2

【0004】この発明の目的は、特にチップ間信号伝達 に供されるGTL入力回路の動作を高速化し、これを含 む論理集積回路装置等の高速化を図ることにある。

【0005】この発明の前記ならびにその他の目的と新規な特徴は、この明細書の記述及び添付図面から明らかになるであろう。

[0006]

【課題を解決するための手段】本願において開示される発明のうち代表的なものの概要を簡単に説明すれば、次の通りである。すなわち、GTLレベルでチップ間信号を伝達する論理集積回路装置等に搭載され、少なくとき動MOSFETと、石の差動MOSFETと、インバータ等動がである。第1のMOSFETと、インバータ等がなりその論理スレッシホルド電圧をもって差動MOSFETと、インバータ等がなりその論理スレッシホルド電圧をもって差動MOSFETのドレイン電圧の論理レベルを割定回路に、例えばそのゲートにレベル判定回路の出力信号の反転遅延信号を受ける第2のMOSFETを第1のMOSFETと並列形態に設け、レベル判定回路のレベル判定結果に従ってこれを選択的にオン状態とし、差動MOSFETのドレイン電圧の直流レベルを選択的に高く又は低くする。

【0007】上記手段によれば、レベル判定回路による 論理レベルの判定結果をもとに、差動MOSFETのド レイン電圧のロウレベル又はハイレベルを選択的にレベ ル判定回路の論理スレッシホルド電圧に近づけ、レベル 判定回路による次のハイレベル又はロウレベルへのレベ ル遷移の判定動作を高速化することができる。この結 果、特にチップ間信号伝達に供されるGTL入力回路の 動作を高速化し、これを含む論理集積回路装置等のサイ クルタイムを高速化することができる。

[0008]

【発明の実施の形態】図1には、この発明が適用された 論理集積回路装置(半導体装置)に搭載されるGTL入 力回路の第1の実施例の回路図が示されている。また、 図2には、図1のGTL入力回路の一実施例の信号波形

20

図が示され、図3には、その一実施例の動作特性図が示されている。これらの図をもとに、この実施例のGTL入力回路の構成及び動作ならびにその特徴について説明する。なお、この実施例のGTL入力回路は、他の図示されない多数の回路とともに、CMOS回路を基本素子とする論理集積回路装置に搭載され、例えば同一のプリント基板上に搭載された他の同様な論理集積回路装置からGTLレベルで供給されるチップ間信号を入力し、CMOSレベルに変換する。図1の各回路素子は、図示されない他の回路素子とともに、公知のCMOS集積回路の製造技術により、単結晶シリコンのような1個の半導体基板上に形成される。以下の回路図において、そのチャンネル(バックゲート)部に矢印が付されるMOSFETはPチャンネル型であって、矢印の付されないNチャンネルMOSFETと区別して示される。

【0009】図1において、この実施例のGTL入力回路は、差動形態とされるPチャンネル型の一対の差動MOSFETP3及びP4を含む。このうち、一方の差動MOSFETP3のゲートには、図示されない外部端子を介して入力信号Vinが供給され、他方の差動MOSFETP4のゲートには、論理集積回路装置の図示されない内部電圧発生回路又は外部から所定の参照電圧Vrefが供給される。

【0010】ここで、入力信号Vink、特に制限されないが、図2に示されるように、例えば0.8Vのような比較的小さな振幅を有するGTLレベルのデジタル信号とされ、そのハイレベルViH及びロウレベルViLは、例えばそれぞれ0.4V及び1.2Vとされる。また、参照電圧Vreftは、入力信号VinonイレベルViH及びロウレベルViH及びロウレベルViH及びロウレベルViH及びロウレベルViH

【0011】差動MOSFETP3及びP4の共通結合 されたソースは、並列形態とされる2個のPチャンネル MOSFETP1 (第1のMOSFET) 及びP2 (第 2のMOSFET)を介して電源電圧VCCに結合さ れ、そのドレインは、Nチャンネル型の一対の負荷MO SFETN1及びN2を介して接地電位VSSに結合さ れる。このうち、MOSFETP1のゲートは、接地電 位VSSに結合され、MOSFETP2ゲートは、遅延 回路DL1の出力端子つまり内部ノードn3に結合され 40 る。また、負荷MOSFETN1のゲートは、負荷MO SFETN2のゲート及びドレインに共通結合される。 これにより、MOSFETP1は、差動MOSFETP 3及びP4に対する電流源として定常的に作用し、MO SFETP2は、内部ノードn3が接地電位VSSのよ うなCMOSレベルのロウレベルとされることで選択的 に電流源として作用する。また、負荷MOSFETN1 及びN2は、いわゆる電流ミラー形態とされ、これらの 負荷MOSFETN1及びN2には、電流源MOSFE

れる。なお、電源電圧VCCは、特に制限されないが、 +3.3 Vのような比較的小さな絶対値の正電位とされる。

【0012】GTL入力回路は、さらに、その入力端子が差動MOSFETP3のドレインつまり内部ノードn1に結合され、この内部ノードn1における電位つまり差動MOSFETP3のドレイン電圧の論理レベルを判定するためのレベル判定回路として作用するCMOSインバータ(以下、単にインバータと称す)V1と、これに直列結合されるもう1個のインバータV2とを含む。このうち、インバータV1の出力端子つまり内部ノードn2における電位は、特に制限されないが、3個の直列インパータV3~V5からなる遅延回路DL1を経た後、上記MOSFETP2のゲートに供給され、インバータV2の出力信号は、GTL入力回路の出力信号Voutとして図示されない後段回路に供給される。

【0013】図2において、入力信号Vinが参照電圧Vrefより低いGTLレベルのロウレベルVilとされるとき、GTL入力回路では、差動MOSFETP3のソース・ドレイン間の電位差は、MOSFETP4のそれよりも小さく、MOSFETN1のドレイン電圧つまり内部ノードn1の電位は、状態AつまりインパータV1の論理スレッシホルド電圧VTL1より高い電位v3とされ、インバータV1の出力信号つまり内部ノードn2の電位は、接地電位VSSのようなCMOSレベルのロウレベルとされる。また、この内部ノードn2のロウレベルを受けて、GTL入力回路の出力信号Voutが電源電圧VCCのようなCMOSレベルのハイレベルとされ、遅延回路DL1の出力信号Voutつまり内部ノードn3の電位が電源電圧VCCのようなCMOSレベルのハイレベルとされる。

【0014】これにより、MOSFETP2はオフ状態とされ、差動MOSFETP3及びP4には、MOSFETP1からなる電流源を介して比較的小さな動作電流が供給される。言うまでもなく、上記内部ノードn1の電位v3は、差動MOSFETP3のドレイン電流と入力信号Vinとにより決定される。また、差動MOSFETP3及びP4には、MOSFETP1から供給される比較的小さな動作電流の1/2がそれぞれ流れる。この結果、内部ノードn1の電位v3は、インバータV1の論理スレッシホルド電圧VTL1より高く、これに近い電位に設定される。

これにより、MOSFETP1は、差動MOSFETP 3及びP4に対する電流源として定常的に作用し、MO SFETP2は、内部ノードn3が接地電位VSSのようなCMOSレベルのロウレベルとされることで選択的に電流源として作用する。また、負荷MOSFETN1 なびN2は、いわゆる電流ミラー形態とされ、これらの負荷MOSFETN1及びN2には、電流源MOSFE TP1による電流の1/2の電流がそれぞれ定常的に流 50 受けて点Aつまり電源電圧VCCのようなCMOSレベ

30

ルのハイレベルVoHにある。以下、状態Aないし状態 Dに対応して、図3の点Aないし点Dを参照されたい。 【0016】次に、入力信号VinがロウレベルViL から参照電圧Vrefより高いGTLレベルのハイレベ ルViHに変化されると、GTL入力回路では、差動M OSFETP3及びP4の状態が反転し、差動MOSF ETP3のソース・ドレイン間の電位差は、MOSFE TP4のそれよりも大きくなる。このため、負荷MOS FETN1のドレイン電圧つまり内部ノードn1の電位 は、状態BつまりインバータV1の論理スレッシホルド 10 電圧VTL1より低い電位v1に変化される。なお、こ のときの内部ノードn1の電位v1は、差動MOSFE TP3のドレイン電流と入力信号Vinとによって決定 される。また、差動MOSFETP3及びP4には、M OSFETP1から供給される比較的小さな動作電流の 1/2がそれぞれ流れる。さらに、内部ノードn1の電 位v1は、インバータV1の論理スレッシホルド電圧V TL1より低く、これにやや離れた電位とされる。した がって、内部ノードnlがこの電位vlから直接ハイレ ベルへ変化した場合には、インバータV1の論理スレッ 20 シホルド電圧VTL1に達するまでの時間が長くなり、 GTL入力回路の動作は遅くなる。

【0017】差動MOSFETP3及びP4の状態反転 を受けて内部ノードn1の電位が低下し、インバータV 1の論理スレッシホルド電圧VTL1より低くなると、 インバータV1の出力信号つまり内部ノードn2の電位 が電源電圧VCCのようなCMOSレベルのハイレベル に変化され、この内部ノードn2のハイレベルを受け て、GTL入力回路の出力信号Voutが接地電位VS SのようなCMOSレベルのロウレベルとされる。ま た、内部ノードn2がハイレベルとされてから遅延回路 DL1の遅延時間 td1が経過した時点で、遅延回路D L1の出力信号つまり内部ノードn3の電位が接地電位 VSSのようなCMOSレベルのロウレベルとされ、M OSFETP2がオン状態とされる。これにより、差動 MOSFETP3及びP4には、2個のMOSFETP 1及びP2からなる電流源を介して比較的大きな動作電 流が供給される。このため、内部ノードnlの電位が、 動作電流の増加分に相当する△Vだけ上昇して状態Cつ まり電位v2に変化し、インバータV1の論理スレッシ 40 ホルド電圧VTL1に近づく。この結果、インバータV 1による次のハイレベル変化の判定動作が高速化され る。

【0018】一方、入力信号Vinが再びGTLレベル のハイレベルViHから参照電圧Vre f より低いロウ レベルViLに変化されると、GTL入力回路では、差 動MOSFETP3及びP4の状態が再度反転し、差動 MOSFETP3のソース・ドレイン間の電位差は、M OSFETP4のそれよりも小さくなる。このため、内 部ノードn1の電位が負荷MOSFETN1への電流変 50

化を受けて上昇し、状態DつまりインバータV1の論理 スレッシホルド電圧VTL1より高い電位v4に変化さ れる。このとき、内部ノードnlの電位v4は、差動M OSFETP3のドレイン電流と入力信号Vinとによ り決定される。また、差動MOSFETP3及びP4の ドレイン電流は、MOSFETP1及びP2から供給さ れる比較的大きな動作電流の1/2がそれぞれに流れ る。電位v4は、インバータV1の論理スレッシホルド 電圧VTL1より高く、これにやや離れた電位とされ る。したがって、内部ノード n 1 の電位がこの電位 v 4 から直接ロウレベルへ変化した場合には、インバータV 1の論理スレッシホルド電圧VTL1に達するまでの時 間が長くなり、GTL入力回路の動作が遅くなる。

【0019】差動MOSFETP3及びP4の状態反転 を受けて内部ノード n 1 の電位が上昇し、インバータ V 1の論理スレッシホルド電圧VTL1より高くなると、 内部ノードn2の電位が接地電位VSSのようなCMO Sレベルのロウレベルに変化され、この内部ノードn2 のロウレベルを受けて、GTL入力回路の出力信号Vo u~tが電源電圧VCCのようなCMOSレベルのハイレ ベルとされる。また、内部ノードn2がロウレベルとさ れてから遅延回路DL1の遅延時間td1が経過した時 点で、内部ノードn3の電位が電源電圧VCCのような CMOSレベルのハイレベルとされ、MOSFETP2 がオフ状態とされる。これにより、差動MOSFETP 3及びP4に流される動作電流の値が、MOSFETP 1のみによる比較的小さな値に減少する。このため、内 部ノードn1の電位が、動作電流の減少分に相当するΔ Vだけ低下して最初の状態Aつまり電位 v 3 に変化し、 インパータV1の論理スレッシホルド電圧VTL1に近 づく。この結果、インバータV1による次のロウレベル 変化の判定動作が高速化される。

【0020】このように、この実施例のGTL入力回路 では、差動MOSFETP3及びP4の共通結合された ソースと電源電圧VCCとの間に設けられ電流源として 作用するMOSFETP1と並列形態に、レベル判定回 路つまりインバータV1の出力信号の遅延回路DL1に よる反転遅延信号を受けるMOSFETP2が設けら れ、このMOSFETP2が選択的にオン状態とされる ことで、差動MOSFETP3及びP4に対する動作電 流の値が選択的に切り換えられる。このため、内部ノー ドn1つまり差動MOSFETP3のドレイン電圧の直 流レベルが、インバータV1のレベル判定結果に従って 選択的にシフトされ、内部ノードn1のロウレベル及び ハイレベル時における電位が、インバータV1の次のハ イレベル又はロウレベル判定のための論理スレッシホル ド電圧VTL1に近づけられる。言い換えるならば、図 **3からも明らかなように、GTL入力回路の内部ノード** n1における電位変化とそのインパータV1によるレベ ル判定動作が、いわゆるヒステリシスな特性を呈するも

のとなる訳であり、これによってインバータV1の判定 動作が高速化される。この結果、GTL入力回路の動作 が高速化され、これを搭載する論理集積回路装置のサイ クルタイムが高速化される。

【0021】図4には、この発明が適用された論理集積回路装置に搭載される小振幅入力回路の第2の実施例の回路図が示されている。また、図5には、図4の小振幅入力回路の一実施例の信号波形図が示され、図6には、その一実施例の動作特性図が示されている。なお、この実施例の小振幅入力回路は、MOSFETの導電型が互10いに入れ替わっていることを除いて前記図1ないし図3の実施例を基本的に踏襲するものであるため、これと異なる部分についてのみ説明を追加する。図4のインバータV6及びV7は、図1のインバータV1及びV2にそれぞれ対応し、図2の遅延回路DL2を構成するインバータV8ないしV10は、図1の遅延回路DL1を構成するインバータV3ないしV5にそれぞれ対応する。

【0022】図4において、この実施例の小振幅入力回 路は、Nチャンネル型の差動MOSFETN3及びN4 を中心に構成され、これらの差動MOSFETN3及び 20 N4の共通結合されたソースと接地電位VSSとの間に は、電流源として作用するNチャンネルMOSFETN 5 (第1のMOSFET) 及びN6 (第2のMOSFE T) が並列形態に設けられる。このうち、MOSFET N5のゲートは電源電圧VCCに結合され、MOSFE TN6のゲートは、遅延回路DL2の出力端子つまり内 部ノードn6に結合される。差動MOSFETN3及び N4のドレイン側には、Pチャンネル型の一対の負荷M OSFETP5及びP6がミラー形態に設けられる。ま た、差動MOSFETN4のドレインつまり内部ノード 30 n4は、レベル判定回路となるインバータV6の入力端 子に結合され、このインバータV6の出力端子つまり内 部ノード n 5 における電位は、インバータ V 7 により反 転されて小振幅入力回路の出力信号Voutとなり、ま た遅延回路DL2により遅延反転されて上記MOSFE TN6のゲートに供給される。

【0023】入力信号Vinが小振幅レベルのロウレベルViLとされるとき、小振幅入力回路の内部ノードn4は、図5及び図6に示されるように、状態EつまりインバータV6の論理スレッシホルド電圧VTL6よりも40高い電位v7とされる。このため、内部ノードn5は、CMOSレベルのロウレベルとされ、小振幅入力回路の出力信号Voutは、CMOSレベルのハイレベルとされる。また、内部ノードn5のロウレベルを受けて内部ノードn6がCMOSレベルのハイレベルとされ、この内部ノードn6のハイレベルを受けてMOSFETN6がオン状態とされる。これにより、差動MOSFETN5及びN4には、2個のMOSFETN5及びN6を介して比較的大きな動作電流が供給される。また、MOSFETP3及びP4には、この動作電流の1/2がそれ50

8 ぞれ流れ、その電流と入力信号 Vin とにより上記電位 v7のレベルが決定される。

【0024】次に、入力信号Vinが小振幅レベルのハ イレベルViHに変化されると、小振幅入力回路では、 差動MOSFETN3及びN4の状態が反転し、内部ノ ードn4は、状態FつまりインパータV6の論理スレッ シホルド電圧VTL6より低い電位 v 5 に変化される。 また、これを受けて内部ノード n 5 が電源電圧 V C C の ようなСМОSレベルのハイレベルに変化され、この内 部ノードn5のハイレベルを受けて、小振幅入力回路の 出力信号Voutが接地電位VSSのようなCMOSレ ベルのロウレベルとされる。さらに、内部ノードn5が ハイレベルとされてから遅延回路DL2の遅延時間 t d 2が経過した時点で、内部ノードn6が接地電位VSS のようなCMOSレベルのロウレベルとされ、MOSF ETN6がオフ状態とされる。このため、差動MOSF ETN3及びN4に供給される動作電流の値が小さくさ れ、内部ノードn4の電位が、この動作電流の減少分に 相当するΔVだけ上昇して状態Gつまり電位v6に変化 する。この結果、インバータV6の論理スレッシホルド 電圧VTL6に近づき、これによってインバータV6に よる次のハイレベル変化の判定動作が高速化される。

【0025】一方、入力信号Vinが再びロウレベルV iLに変化されると、小振幅入力回路では、差動MOS FETN3及びN4の状態が再度反転し、その内部ノー ドn4は、状態HつまりインバータV6の論理スレッシ ホルド電圧VTL6より高い電位v8に変化される。ま た、内部ノードn4の電位がインバータV6の論理スレ ッシホルド電圧VTL6を超えた時点で、内部ノードn 5が接地電位VSSのようなCMOSレベルのロウレベ ルに変化され、この内部ノード n 5 のロウレベルを受け て、小振幅入力回路の出力信号Voutが電源電圧VC CのようなCMOSレベルのハイレベルとされる。ま た、内部ノード n 5 がロウレベルとされてから遅延回路 DL2の遅延時間 t d 2が経過した時点で、内部ノード n 6 が電源電圧VCCのようなCMOSレベルのハイレ ベルとされ、MOSFETP6が再度オン状態とされ る。これにより、差動MOSFETN3及びN4に供給 される動作電流の値が大きくなり、内部ノードn4の電 位が、動作電流の増加分に相当するΔVだけ低下して最 初の状態Eつまり電位v7に変化する。この結果、イン パータV6の論理スレッシホルド電圧VTL6に近づ き、これによってインバータV6による次のロウレベル 変化の判定動作が高速化される。

【0026】このように、この実施例の小振幅入力回路でも、差動MOSFETN3及びN4の共通結合されたソースと接地電位VSSとの間に設けられ電流源として作用するMOSFETN5と並列形態に、レベル判定回路つまりインパータV6の出力信号の遅延回路DL2による反転遅延信号を受けるMOSFETN6が設けら

れ、このMOSFETN6が選択的にオン状態とされることで、差動MOSFETN3及びN4に対する動作電流の値が選択的に切り換えられ、内部ノードn4の直流レベルが選択的にシフトされる。この結果、この実施例においても、前記図1ないし図3の実施例と同様、小振幅入力回路の動作を高速化し、論理集積回路装置のサイクルタイムを高速化することができるものである。

【0027】以上の実施例から得られる作用効果は、下記の通りである。すなわち、

(1) GTLレベルでチップ間信号を伝達する論理集積 10 回路装置等に搭載され、少なくともその一方のゲートに GTLレベルの入力信号を受ける差動MOSFETと、 これらの差動MOSFETに動作電流を供給する第1の MOSFETと、CMOSインパータ等からなりその論 理スレッシホルド電圧をもって差動MOSFETのドレ イン電圧の論理レベルを判定するレベル判定回路とを含 むGTL入力回路に、例えばそのゲートにレベル判定回 路の出力信号の反転遅延信号を受ける第2のMOSFE Tを第1のMOSFETと並列形態に設け、レベル判定 回路のレベル判定結果に従って第2のMOSFETを選 20 択的にオン状態とし、差動MOSFETのドレイン電圧 の直流レベルを選択的に高く又は低くすることで、レベ ル判定回路による論理レベルの判定結果をもとに、差動 MOSFETのドレイン電圧のロウレベル又はハイレベ ルを選択的にレベル判定回路の論理スレッシホルド電圧 に近づけることができるという効果が得られる。

(2)上記(1)項により、レベル判定回路による次のハイレベル又はロウレベルへのレベル遷移の判定動作を高速化できるという効果が得られる。

(3)上記(1)項及び(2)項により、特にチップ間 30 信号伝達に供されるGTL入力回路の動作を高速化し、これを含む論理集積回路装置等のサイクルタイムを高速化することができるという効果が得られる。

【0028】以上、本発明者によってなされた発明を実 施例に基づき具体的に説明したが、この発明は、上記実 施例に限定されるものではなく、その要旨を逸脱しない 範囲で種々変更可能であることは言うまでもない。例え ば、図1及び図4において、差動MOSFETP4及び N4のゲートには、参照電圧Vrefに代えて入力信号 Vinの反転信号を供給してもよい。また、電流源たる 40 MOSFETP1又はN5に並列形態に設けられるMO SFETP2及びN6は、それぞれ2個以上のMOSF ETを並列結合したものであってもよい。レベル判定回 路となるインバータV1及びV6は、例えば所定の論理 スレッシホルド電圧を有する差動回路に置き換えること ができる。また、遅延回路DL1及びDL2は、任意数 のインパータにより構成できるし、例えばキャパシタを 含むものであってもよい。内部ノードn1又はn4にお ける電位の直流レベルのシフトは、例えば負荷MOSF ETのコンダクタンスを選択的に切り換えることにより 50

行ってもよい。さらに、GTL入力回路の具体的構成は、この実施例による制約を受けないし、その電源電圧の極性及び絶対値も、この実施例の限りではない。

10

【0029】図2及び図5において、入力信号VinのハイレベルViH及びロウレベルViLの絶対値は、任意に設定できる。また、入力信号Vin、内部ノードn1ないしn3ならびに出力信号Voutの具体的レベル及び時間関係ならびにその有効レベル等は、これらの実施例による制約を受けない。

【0030】以上の説明では、主として本発明者によってなされた発明をその背景となった利用分野であるチップ間信号を受けるGTL入力回路ならびにこれを搭載する論理集積回路装置に適用した場合について説明したが、それに限定されるものではなく、例えば、チップ内のパス信号を受けるGTL入力回路や同様な差動回路を含みGTLレベル以外のデジタル信号を受ける他の各種入力回路ならびにこのような入力回路を含む各種デジタル集積回路装置にも適用できる。この発明は、少なくとも差動回路を含む入力回路を搭載する半導体装置ならびにこのような半導体装置を含む装置又はシステムに広く適用できる。

#### [0031]

【発明の効果】本願において開示される発明のうち代表 的なものによって得られる効果を簡単に説明すれば、下 記の通りである。すなわち、GTLレベルでチップ間信 号を伝達する論理集積回路装置等に搭載され、少なくと もその一方のゲートにGTLレベルの入力信号を受ける 差動MOSFETと、これらの差動MOSFETに動作 電流を供給する第1のMOSFETと、インバータ等か らなりその論理スレッシホルド電圧をもって差動MOS FETのドレイン電圧の論理レベルを判定するレベル判 定回路とを含むGTL入力回路に、例えばそのゲートに レベル判定回路の出力信号の反転遅延信号を受ける第2 のMOSFETを第1のMOSFETと並列形態に設 け、レベル判定回路のレベル判定結果に従ってこれを選 択的にオン状態とし、差動MOSFETのドレイン電圧 の直流レベルを選択的に高く又は低くすることで、レベ ル判定回路による論理レベルの判定結果をもとに、差動 MOSFETのドレイン電圧のロウレベル又はハイレベ ルを選択的にレベル判定回路の論理スレッシホルド電圧 に近づけ、レベル判定回路による次のハイレベル又はロ ウレベルへのレベル遷移の判定動作を高速化することが できる。この結果、特にチップ間信号伝達に供されるG TL入力回路の動作を高速化し、これを含む論理集積回 路装置等のサイクルタイムを高速化することができる。

#### 【図面の簡単な説明】

【図1】この発明が適用された論理集積回路装置に搭載されるGTL入力回路の第1の実施例を示す回路図である。

【図2】図1のGTL入力回路の一実施例を示す信号波

形図である。

【図3】図1のGTL入力回路の一実施例を示す動作特性図である。

【図4】この発明が適用された論理集積回路装置に搭載されるGTL入力回路の第2の実施例を示す回路図である。

【図5】図4のGTL入力回路の一実施例を示す信号波形図である。

【図6】図4のGTL入力回路の一実施例を示す動作特性図である。

【図7】この発明に先立って本願発明者等が開発した論 理集積回路装置に搭載されるGTL入力回路の一例を示 す回路図である。

【図8】図7のGTL入力回路の一例を示す信号波形図

である。

【図9】図7のGTL入力回路の一例を示す動作特性図である。

12

【符号の説明】

P 1 ~ P 9 ······ P チャンネルMOSFET、N 1 ~ N 8 ····· N チャンネルMOSFET、V 1 ~ V 1 2 ····· イン パータ、D L 1 ~ D L 2 ····· 遅延回路、n 1 ~ n 8 ····· 内部ノード、V C C ····· 電源電圧、V S S ····· 接地電位、V i n ····· 入力信号、V i L ····· 入力信号ロウレベル、V i H ····· 入力信号ハイレベル、V r e f ····· 参照電圧、V o u t ····· 出力信号、V o L ····· 出力信号ロウレベル、V O H ····· 出力信号ハイレベル、V L T 1、V L T 6、V L T 1 1 ······ インバータ V 1、V 6 ならびに V 1 1 の論理スレッシホルド電圧。


【図1】

፟ 5

【図2】


【図3】

## **GTL入力回路の回路構成(実施例1)**




[図4]


### 図2 GTL入力回路の信号波形(実施例1)



3 GTL入力回路の動作特性(実施例1)




## 図4 <u>GTL入力回路の回路構成(実施例2)</u>




[図7]

## 図で GTL入力回路の回路構成




【図5】

## GTL入力回路の信号波形(実施例2)




【図6】

## 図 6 GTL 入力回路の動作特性 (実施例 2)



[図8]

GTL入力回路の信号波形



【図9】

g I L 入力回路の動作特性

